

# 4to. Parcial – Sistemas Digitales


Prof. Luis Araujo

1. Diseñe un diagrama de estados para un contador digital síncrono de 3 bits, que tenga dos entradas A y B, y una salida C. El contador debe actuar ante los flancos de la señal de reloj como lo indica la siguiente tabla:

A	B	Comportamiento
0	0	Reinicia la cuenta
0	1	No cuenta
1	0	Cuenta hacia arriba
1	1	Cuenta hacia abajo

La salida C se activa si está contando y pasa del estado de mayor magnitud al estado de menor magnitud, o pasa de estado de menor magnitud al estado de mayor magnitud.

2. Implemente una máquina de estados sincronizada para el siguiente diagrama de estados.



Use dos flip flop tipo D y una flip flop JK. Además la menor cantidad de compuertas NAND posibles, de 2, 3 o 4 entradas.